數(shù)字電路設(shè)計與驗證工程師
職位描述：

1.按照規(guī)格或客戶定義要求進行芯片數(shù)字模塊的開發(fā)設(shè)計，編寫測試模型并進行驗證。
2.搭建模塊級或全芯片驗證環(huán)境。
3.數(shù)字或數(shù)?；旌闲酒瑴y試用例開發(fā)，測試平臺優(yōu)化。
4.編寫相關(guān)文檔資料。

職位要求：

1.熟練使用verilog或VHDL硬件開發(fā)語言。
2.至少有過c語言或者SystemVerilog/SystemC 等任何一種驗證語言進行驗證的經(jīng)驗。
3.熟練使用常用Scripts( TCL，Perl ，Makefile等)。
4. 電子,通信等相關(guān)專業(yè)碩士學(xué)歷或本科具備3年以上工作經(jīng)驗
5,有過FPGA經(jīng)驗者優(yōu)先


公司將提供有競爭力的薪酬福利待遇與良好的職業(yè)發(fā)展機會，歡迎有志于與公司共同成長的年輕人加入我們！


JD :
1.ASIC digtal block design according to Specification， and develop reference model to perform simulation.
2.Build platform for full-chip verification.
3.Developing testcase for digital block level or mix-siganl chip level,  and perform some testbench optimization.
4.Write related design and verification documents.

Requirements:
1.Familiar with Verilog or VHDL language.
2.Experience at least one of below verification language : C/systemverilog /systemc/Specman E etc.
3.Skill of usually scripts: TCL/perl /makefile etc.
4.Master degree or Bachelor with at least 3 years work experience of related majors.
5.Experience in large-scale ASIC design is a strong plus.