一、 崗位職責(zé)：
1. 負(fù)責(zé)IC產(chǎn)品中數(shù)字電路RTL到FPGA驗(yàn)證平臺(tái)的移植，以及產(chǎn)品測(cè)試系統(tǒng)中FPGA邏輯設(shè)計(jì)與實(shí)現(xiàn)；
2. 溝通項(xiàng)目驗(yàn)證需求，完成時(shí)鐘、IP模型修改等工作，并保證時(shí)序要求；
3. 根據(jù)驗(yàn)證或測(cè)試板級(jí)外設(shè)接口，完成膠和邏輯或其他功能性應(yīng)用邏輯的設(shè)計(jì)與實(shí)現(xiàn)；
4. 根據(jù)系統(tǒng)驗(yàn)證需要，提出系統(tǒng)驗(yàn)證平臺(tái)搭建方案，包含器件選型等；
5. 負(fù)責(zé)FPGA仿真環(huán)境的搭建，編寫testbench并完成仿真、debug工作；
6. 負(fù)責(zé)板級(jí)FPGA調(diào)試，包括添加內(nèi)嵌邏輯分析儀，編寫下載腳本、插件等工作；
7. 負(fù)責(zé)FPGA設(shè)計(jì)和系統(tǒng)驗(yàn)證平臺(tái)相關(guān)文檔的編寫與維護(hù)；
二、 任職要求：
1. 通信工程、電子信息技術(shù)、微電子、自動(dòng)化等相關(guān)專業(yè)，本科以上學(xué)歷；
2. 2年以上FPGA/IC開發(fā)經(jīng)驗(yàn)，有完整的FPGA/IC項(xiàng)目開發(fā)經(jīng)歷；
3. 精通Verilog/VHDL語言，精通RTL/TestBench編寫與仿真；
4. 精通FPGA結(jié)構(gòu)與實(shí)現(xiàn)流程，深入理解時(shí)序約束與優(yōu)化技巧；
5. 對(duì)硬件設(shè)計(jì)有一定認(rèn)識(shí)，熟悉器件選型；
6. 有良好的溝通與表達(dá)能力，能夠快速理解項(xiàng)目需求并轉(zhuǎn)化為設(shè)計(jì)實(shí)現(xiàn)；
7. 具有較強(qiáng)的問題分析、研究與解決能力。認(rèn)真負(fù)責(zé)，積極主動(dòng)，具有良好的團(tuán)隊(duì)合作精神。