邏輯驗證工程師
- 15萬-25萬/年
- 北京
- |
- 3年以上
- |
- 本科
- |
- 全職
職位誘惑: 五險一金,年度旅游,技術(shù)領(lǐng)先,成長空間大,交通補助,技能培訓(xùn),免費班車
發(fā)布時間: 2019-01-24發(fā)布
職位描述
職位描述:
1.負(fù)責(zé)我司數(shù)據(jù)通信產(chǎn)品的FPGA和ASIC應(yīng)用的仿真驗證工作;
2.著重負(fù)責(zé)仿真驗證平臺系統(tǒng)的搭建和仿真驗證方法的引進;
3.編寫各種設(shè)計文檔和標(biāo)準(zhǔn)化資料,實現(xiàn)資源、經(jīng)驗共享。
任職要求:
1.電子工程、通信工程、自動化等相關(guān)專業(yè),本科或以上學(xué)歷;能夠熟練閱讀和理解英文資料;
2.熟悉目前流行的仿真工具;
3.熟悉目前流行的仿真方法:VMM、OVM等等,并對仿真方法有自己的深刻理解;
4.具有系統(tǒng)驗證和調(diào)試經(jīng)驗,能夠根據(jù)數(shù)據(jù)通信產(chǎn)品的特點確定仿真驗證和仿真測試點;
5.具有3年以上仿真驗證經(jīng)驗;
6.具有仿真平臺(硬件平臺和軟件平臺)的搭建經(jīng)驗;
7.熟練掌握Verilog、systemVerilog 語言編程,具有較為復(fù)雜的邏輯設(shè)計經(jīng)驗;
8.熟悉XILINX 或ALTERA FPGA 內(nèi)部結(jié)構(gòu),熟悉相關(guān)開發(fā)工具和流程;
9.具有良好的團隊意識,敬業(yè)精神。