崗位職責(zé)：
1，根據(jù)模擬IP需求規(guī)格和項(xiàng)目架構(gòu)原理，對分配的IP模塊進(jìn)行電路設(shè)計(jì)；
2，主導(dǎo)模塊定義和設(shè)計(jì)，負(fù)責(zé)模塊的仿真和驗(yàn)證；獨(dú)立完成電路的建模、設(shè)計(jì)、仿真、驗(yàn)證等工作；
3，對IC設(shè)計(jì)項(xiàng)目的進(jìn)度和質(zhì)量負(fù)責(zé)，能承受較高的工作壓力；
4，提出仿真需求進(jìn)行驗(yàn)證，輸出仿真驗(yàn)證結(jié)果并對真實(shí)性負(fù)責(zé)；編寫模擬電路的技術(shù)文檔，進(jìn)行Design Review；
5，與版圖工程師合作完成版圖設(shè)計(jì), 并進(jìn)行相關(guān)檢查，對版圖設(shè)計(jì)實(shí)現(xiàn)時(shí)遇到的問題進(jìn)行分析指導(dǎo)；對IC版圖進(jìn)行后仿真驗(yàn)證，確保后仿結(jié)果正確，達(dá)到電路設(shè)計(jì)的要求；
6，與應(yīng)用工程師及測試人員合作，可進(jìn)行產(chǎn)品驗(yàn)證，測試，debug等具體工作，并負(fù)責(zé)產(chǎn)品后續(xù)工作；
7，評估工藝庫關(guān)于模擬設(shè)計(jì)相關(guān)的PDK資料；針對Design/Tapeout Review的內(nèi)容進(jìn)行檢查，并輸出檢查結(jié)果和相關(guān)細(xì)節(jié)；
8，相關(guān)文檔的編寫，控制設(shè)計(jì)風(fēng)險(xiǎn)，評估優(yōu)化產(chǎn)品。
崗位要求：
1、微電子，物理，集成電路及電子工程相關(guān)專業(yè)，具有碩士學(xué)位以及3年以上的模擬和混合信號電路設(shè)計(jì)經(jīng)驗(yàn)；
2、扎實(shí)的模擬電路基礎(chǔ)知識，具有深厚的模擬和數(shù)?；旌闲盘栯娐吩O(shè)計(jì)背景及經(jīng)驗(yàn)，熟悉數(shù)?；旌闲酒O(shè)計(jì)的全部流程；有實(shí)際的流片經(jīng)驗(yàn);
3、熟悉BiCMOS，CMOS，Bipolar工藝，器件的結(jié)構(gòu)，能夠指導(dǎo)版圖工程師對版圖進(jìn)行優(yōu)化；
4、具有良好的自學(xué)能力，創(chuàng)新能力，優(yōu)秀的溝通能力和團(tuán)隊(duì)精神，正直坦誠，責(zé)任心強(qiáng)；
5、熟練使用Cadence, Spectre, ADS，AMS (Analog Mixed Signal)等EDA工具；
6、熟悉各種OPAMP， Bias， High speed CML logics，并可以深入到transistor level的分析與設(shè)計(jì)，有高速電路設(shè)計(jì)并熟悉PLL, VCO設(shè)計(jì)者優(yōu)先；
7、具有良好的英語讀，寫能力；
8、有很強(qiáng)的邏輯分析能力和實(shí)驗(yàn)室驗(yàn)證洞察力及動(dòng)手能力，能夠深入攻克細(xì)節(jié)問題，并且能夠快速掌握并拓展新的設(shè)計(jì)領(lǐng)域和概念者優(yōu)先。