電路分析EDA軟件工程師
- 18萬(wàn)-24萬(wàn)/年
- 合肥
- |
- 3年以上
- |
- 大專
- |
- 全職
職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,福利好,老板nice,技術(shù)領(lǐng)先,成長(zhǎng)空間大,技能培訓(xùn)
發(fā)布時(shí)間: 2018-12-07發(fā)布
職位描述
崗位職責(zé):
1、負(fù)責(zé)電路分析和設(shè)計(jì)軟件的開發(fā)和調(diào)試;
2、負(fù)責(zé)帶領(lǐng)團(tuán)隊(duì)完成軟件的測(cè)試;
3、配合團(tuán)隊(duì)需求進(jìn)行軟件的二次開發(fā);
4、協(xié)助工程師完成工作需要的各種小工具軟件設(shè)計(jì);
5、完成項(xiàng)目文檔和技術(shù)積累文檔;
崗位要求
1、軟件設(shè)計(jì)、電子工程、信號(hào)處理、微電子、計(jì)算機(jī)等相關(guān)專業(yè);
2、熟悉C、C++語(yǔ)言,熟練運(yùn)用各種軟件開發(fā)工具;
3、具有良好的電路基礎(chǔ)理論并由一定的電路分析能力,了解網(wǎng)表結(jié)構(gòu);
4、熟悉Python、 Ruby、Perl等腳本語(yǔ)言中至少一種
5、熟悉linux操作系統(tǒng),能進(jìn)行l(wèi)inux下的軟件開發(fā)。
6、有人工智能和深度學(xué)習(xí)算法基礎(chǔ)者優(yōu)先考慮;
7、有EDA尤其是IC設(shè)計(jì)軟件開發(fā)經(jīng)驗(yàn)者優(yōu)先考慮;
8、有應(yīng)用程序反向分析經(jīng)驗(yàn)者優(yōu)先考慮;
8、有Verilog語(yǔ)言基礎(chǔ)者優(yōu)先考慮;
9、具有良好的溝通能力、協(xié)調(diào)能力以及團(tuán)隊(duì)合作意識(shí)。
職位發(fā)布者
劉女士
HR
簡(jiǎn)歷處理用時(shí)
簡(jiǎn)歷及時(shí)處理率
推薦朋友