任職要求
1.精通 verilog / system verilog 和腳本語(yǔ)言（Python，Perl，Shell，TCL 等）
2.對(duì)VMM/OVM/UVM 等驗(yàn)證方法學(xué)有較深的理解，搭建芯片模塊和系統(tǒng)級(jí)驗(yàn)證平臺(tái)；
3.精通VCS,NC-Verilog,modelSim等主流EDA仿真工具；
4.熟悉網(wǎng)絡(luò)，存儲(chǔ)等各類互連IO協(xié)議以及交換架構(gòu)（以太網(wǎng)、Infiniband，PCIE，RDMA， FC等）或者熟悉SOC驗(yàn)證流程
5.計(jì)算機(jī)、微電子或通訊專業(yè)本科以上學(xué)歷
崗位職責(zé)
1.芯片驗(yàn)證，搭建通用驗(yàn)證平臺(tái)，制定和執(zhí)行驗(yàn)證計(jì)劃；
2.基于verilog/sv/UVM搭建芯片系統(tǒng)級(jí)和模塊級(jí)的驗(yàn)證平臺(tái)；
3.根據(jù)芯片的系統(tǒng)設(shè)計(jì)文檔，制定芯片的驗(yàn)證計(jì)劃，編寫相關(guān)文檔

工作地址
四川省成都市騰飛大道51號(hào)青羊工業(yè)園E11棟

• 湖南省長(zhǎng)沙市開(kāi)福區(qū)伍家?guī)X街道芙蓉中路109號(hào)華創(chuàng)國(guó)際C座10樓