ASIC設計工程師
- 30萬-50萬/年
- 北京
- |
- 工作經(jīng)驗不限
- |
- 本科
- |
- 全職
職位誘惑: 年終獎金,五險一金,技能培訓,福利好,年度旅游,技術領先,成長空間大,通訊津貼,交通補助,老板nice,十五薪,年底雙薪,股票期權
發(fā)布時間: 2018-11-08發(fā)布
職位描述
崗位職責:
1. SoC前端設計和集成,SoC IP設計以及系統(tǒng)驗證;
2. 根據(jù)系統(tǒng)芯片功能和性能要求對模塊進行設計規(guī)劃,編寫規(guī)格說明書和用戶手冊,根據(jù)設計規(guī)范和接口時序完成詳細文檔設計,并使用Verilog實現(xiàn)模塊的RTL描述;
3. 根據(jù)模塊設計規(guī)格,負責模塊在SoC模擬驗證環(huán)境、FPGA原型驗證環(huán)境的集成,編寫時序約束腳本,并協(xié)助FPGA工程師完成模塊的FPGA綜合,協(xié)助后端工程師完成模塊的物理實現(xiàn);
4. 根據(jù)模塊設計規(guī)格,協(xié)助驗證工程師完成模擬驗證大綱、FPGA驗證大綱,開發(fā)測試向量,協(xié)助完成驗證目標。
任職要求:
1. 電子工程、微電子或相關專業(yè);
2. 具有本科4年以上/碩士2年以上工作經(jīng)驗,具有至少2年的數(shù)字集成電路設計經(jīng)驗;
3. 英語4級以上,具有良好的英文文檔閱讀能力;
4. 熟悉ASIC設計流程及主流EDA設計工具使用方法;
5. 具有一定的RTL開發(fā)經(jīng)驗,能夠根據(jù)需求制定規(guī)范,使用Verilog進行RTL設計,具有良好的coding style,熟悉timing的概念;
6. 熟悉AMBA總線架構,熟悉以下SoC子系統(tǒng)之一:
【Memory】DDR控制器,DDR PHY, LPDDR3/4協(xié)議
【多媒體】camera ISP, LCD控制器
【SoC外設接口】DSI, CSI, UART, SPI, I2C, I3C, etc.
【MIPI PHY】D-PHY (DSI/CSI), M-PHY,UniPro
【存儲系統(tǒng)】eMMC,UFS,raw NAND,SPI NOR,etc
7. 良好的團隊合作精神和溝通能力,認真負責的工作態(tài)度