- 25萬-50萬/年
- 上海
- |
- 工作經(jīng)驗(yàn)不限
- |
- 本科
- |
- 全職
獎￥5k
什么是入職獎？
入職獎是企業(yè)為了找到像您一樣的人才而設(shè)立的獎金
如何領(lǐng)??？
企業(yè)會在您入職并通過試用期后一個月內(nèi)向您發(fā)放全額入職獎
還有
摩爾人招聘只展示企業(yè)設(shè)立的入職獎金，不承擔(dān)相關(guān)連帶責(zé)任噢
職位誘惑: 股票期權(quán),年終獎金,五險一金,成長空間大,技術(shù)領(lǐng)先,節(jié)日禮物,老板nice,福利好,年度旅游
發(fā)布時間: 2019-05-17發(fā)布
職位描述
崗位職責(zé)：
1. 負(fù)責(zé)模塊RTL設(shè)計，配合驗(yàn)證收斂問題，配合后端解決芯片時序問題；
2. 完成IP設(shè)計，包括verilog代碼編寫，仿真驗(yàn)證；
3. 數(shù)字電路的綜合，時序驗(yàn)證，版圖布局布線后的時序分析，一致性檢查等；
4. 負(fù)責(zé)模塊設(shè)計的性能、功耗、成本競爭力。
任職要求：
1. 電子工程、微電子或相關(guān)專業(yè)；
2. 具有2年數(shù)字集成電路設(shè)計經(jīng)驗(yàn)，有藍(lán)牙或者IoT經(jīng)驗(yàn)更佳；
3. 英語4級以上，具有良好的英文文檔閱讀能力；
4. 熟悉ASIC設(shè)計流程及主流EDA設(shè)計工具使用方法；
5. 具有一定的RTL開發(fā)經(jīng)驗(yàn)，能夠根據(jù)需求制定規(guī)范，使用Verilog進(jìn)行RTL設(shè)計，具有良好的coding style；
6. 良好的團(tuán)隊(duì)合作精神和溝通能力，認(rèn)真負(fù)責(zé)的工作態(tài)度。
職位發(fā)布者
魯冬梅
HR
7天
簡歷處理用時
100%
簡歷及時處理率
您還未登錄。已有賬號， 點(diǎn)此登錄，直接投遞
推薦朋友
滬公網(wǎng)安備31011502017136號