1、負(fù)責(zé)芯片數(shù)字后端設(shè)計；

2、與前端工程師配合完成布局布線，時序收斂，物理驗證；




1, Responsible for block level or chip level digital back-end design.

2, Cooperate with digital F/E engineers to complete placement, routing, timing convergence, and physical verification.




崗位要求：

1、電子工程類本科及以上學(xué)歷，二年及以上經(jīng)驗；

2、深刻理解數(shù)字后端流程，如芯片全局規(guī)劃，時鐘樹，布局布線，信號完整性，時序收斂，物理驗證，以及流片過程；

3、有低功耗設(shè)計經(jīng)驗，使用過UPF和MMMC流程設(shè)計；

4、有數(shù)?；旌闲酒锢砑山?jīng)驗者尤佳；

5、作為負(fù)責(zé)人設(shè)計過深亞微米(65nm或以下)芯片級設(shè)計，并有成功流片經(jīng)歷者尤佳；

6、積極主動，團結(jié)合作， 有獨立解決問題的能力；




1, Electrical engineering bachelor degree or above, 2 years or above experience.

2, Proficient in digital back-end design flow, such as chip floorplan, CTS, placement and routing, signal integrity and timing convergence, physical verification, and tapeout work.

3, Have low power design experience,  familiar with UPF and MMMC flow design;

4, Have experience of mixed-signal chip design is preferred.

5, Having design experience in deep submicron process(65 nm or below) , and have a successful tapeout experience is preferred.

6, Have strong ability of learning, problem solving and good team work spirit.