- 50萬(wàn)-80萬(wàn)/年
- 上海
- |
- 5年以上
- |
- 本科
- |
- 全職
職位誘惑: 年終獎(jiǎng)金,年度旅游,購(gòu)房貸款,技術(shù)領(lǐng)先,五險(xiǎn)一金,福利好,成長(zhǎng)空間大,老板nice,通訊津貼,十五薪,交通補(bǔ)助,年底雙薪,節(jié)日禮物,股票期權(quán),技能培訓(xùn),天天下午茶,免費(fèi)班車
發(fā)布時(shí)間: 2019-06-24發(fā)布
職位描述
任職要求：
1. 微電子、計(jì)算機(jī)、通信工程等相關(guān)專業(yè)本科及以上學(xué)歷；
2. 5 年以上 IC 設(shè)計(jì)經(jīng)驗(yàn)，具體級(jí)別根據(jù)候選人能力及現(xiàn)在職級(jí)評(píng)定；
3. 精通 Verilog 和 System Verilog 語(yǔ)言；
4. 精通 Linux/Unix 環(huán)境，熟練掌握 Perl(或者 Python)和 Unix Shell 腳本語(yǔ)言；
5. 具備開拓創(chuàng)新精神，樂于迎接挑戰(zhàn)，良好的團(tuán)隊(duì)合作精神；
6. 良好的英文技術(shù)文檔讀寫能力 崗位職責(zé)：
1. 參與 SoC 系統(tǒng)架構(gòu)定義；
2. 負(fù)責(zé)圖像處理算法評(píng)估，實(shí)現(xiàn)和模塊驗(yàn)證工作，參與多媒體系統(tǒng)結(jié)構(gòu)設(shè)計(jì)；（ISP）
3、獨(dú)立完成模塊級(jí)結(jié)構(gòu)設(shè)計(jì)，RTL 實(shí)現(xiàn)以及相關(guān)驗(yàn)證工作;（ISP）
4. 和軟件 team 一起 debug 仿真和 FPGA 出現(xiàn)的問題
職位發(fā)布者
jie.zhou
7天
簡(jiǎn)歷處理用時(shí)
100%
簡(jiǎn)歷及時(shí)處理率
您還未登錄。已有賬號(hào)， 點(diǎn)此登錄，直接投遞
推薦朋友
滬公網(wǎng)安備31011502017136號(hào)