- 30萬-60萬/年
- 上海
- |
- 3年以上
- |
- 本科
- |
- 全職
職位誘惑: 年終獎金,五險一金,福利好,老板nice,年度旅游,技術(shù)領先,成長空間大,通訊津貼,交通補助,節(jié)日禮物
發(fā)布時間: 2020-07-20發(fā)布
職位描述
職位描述
1. 完成SOC架構(gòu)定義、功能設計和子系統(tǒng)級別的架構(gòu)設計，PPA分析
2. 完成SOC功能模塊集成和頂層集成，clock、reset、power設計
3. 交付RTL，SDC，UPF等
4. 完成flow檢查：Lint、SDC、CDC、DFT、lowpower
5. 配合驗證工程師、系統(tǒng)軟件工程師完成debug
1. 熟練使用Verilog 或SystemVerilog硬件語言
2. 熟練使用腳本（Shell/Python/Tcl等）
3. 熟悉ARM系列CPU集成
4. 熟悉AMBA協(xié)議，包括 AXI, AHB, APB，總線集成及性能分析
5. 熟悉low power設計
6. 有使用SPYGLASS，DC，PT，F(xiàn)ormal，CLP和Verdi/DVE等EDA軟件經(jīng)驗；
7. 有DFT經(jīng)驗者優(yōu)先
8. 有PCIe/DDR等接口經(jīng)驗優(yōu)先
職位發(fā)布者
趙倩
HR
7天
簡歷處理用時
100%
簡歷及時處理率
滬公網(wǎng)安備31011502017136號