- 20萬-40萬/年
- 上海
- |
- 1-3年
- |
- 本科
- |
- 全職
職位誘惑: 績效獎金,年底雙薪,帶薪年假,彈性工作,年度旅游,定期體檢,五險一金,補(bǔ)充公積金,團(tuán)隊聚餐,節(jié)日禮物
發(fā)布時間: 2020-02-23發(fā)布
職位描述
崗位職責(zé):
1、根據(jù)設(shè)計文檔提交驗(yàn)證計劃，制定模塊的驗(yàn)證方案，建立驗(yàn)證環(huán)境及驗(yàn)證框架，完成模塊級和芯片級驗(yàn)證；
2、執(zhí)行回歸測試，提升驗(yàn)證的覆蓋率；
3、協(xié)助 FPGA 工程師和軟件工程師完成 FPGA 原型測試；
4、配合芯片設(shè)計工程師查找修復(fù)設(shè)計缺陷；
5、確認(rèn)芯片設(shè)計的完整性，指導(dǎo)設(shè)計部門實(shí)現(xiàn)可驗(yàn)證設(shè)計流程；
6、完成門級仿真、帶UPF的形式驗(yàn)證等工作，確保芯片流片成功。
任職資格:
1、本科及以上學(xué)歷，計算機(jī)／電子工程／通信工程等相關(guān)專業(yè);
2、工作年限不限，我們將根據(jù)求職者經(jīng)驗(yàn)和能力提供高級或初級職位；
3、熟悉數(shù)字芯片 SoC 和通信模塊原理;
4、熟悉 Verilog，精通 C / System Verilog 驗(yàn)證；
5、掌握 Perl / Shell / Tcl 等腳本；
6、有 FPGA 驗(yàn)證經(jīng)驗(yàn)或?qū)嶋H流片者優(yōu)先；
7、熟悉 VMM / UVM 者優(yōu)先。
職位發(fā)布者
Grace Huo
HR
7天
簡歷處理用時
100%
簡歷及時處理率
您還未登錄。已有賬號， 點(diǎn)此登錄，直接投遞
推薦朋友
滬公網(wǎng)安備31011502017136號