模擬集成電路設(shè)計(jì)工程師

收藏職位

15萬-20萬/年
上海
|
1-3年
|
本科
|
全職

職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,成長空間大

發(fā)布時(shí)間: 2020-02-28發(fā)布

職位描述

崗位職責(zé)：
1. 負(fù)責(zé)產(chǎn)品的電路設(shè)計(jì)及仿真驗(yàn)證;負(fù)責(zé)產(chǎn)品的SPEC定義和電路架構(gòu)的設(shè)計(jì)；
2. 負(fù)責(zé)制訂產(chǎn)品開發(fā)計(jì)劃，并嚴(yán)格按設(shè)計(jì)節(jié)點(diǎn)開展工作；
3. 負(fù)責(zé)產(chǎn)品的測試規(guī)范的編制；
4. 負(fù)責(zé)指導(dǎo)版圖設(shè)計(jì)工程師完成電路的版圖設(shè)計(jì)及優(yōu)化；
5. 負(fù)責(zé)協(xié)助測試工程師完成產(chǎn)品的驗(yàn)證及測試生產(chǎn)的調(diào)試；
6. 負(fù)責(zé)設(shè)計(jì)相關(guān)文檔的撰寫；
7. 負(fù)責(zé)完成項(xiàng)目的電路相關(guān)數(shù)據(jù)和文件的歸檔；
8. 負(fù)責(zé)競爭對手的電路分析、工藝分析，提出競爭的對策與建議。

任職資格：
1. 微電子，集成電路，電子工程等專業(yè)本科或研究生畢業(yè)。
2. 1~3年以上模擬集成電路設(shè)計(jì)經(jīng)驗(yàn)，能在指導(dǎo)下獨(dú)立完成大部分模塊設(shè)計(jì)及仿真，具有HV DC-DC電路設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先
3. 具有量產(chǎn)經(jīng)驗(yàn)及熟悉Debug分析手段經(jīng)驗(yàn)者優(yōu)先。
4. 基礎(chǔ)知識扎實(shí)，了解版圖，熟悉設(shè)計(jì)工具及環(huán)境。