職位描述
1、根據(jù)設(shè)計(jì)架構(gòu)和算法Spec，負(fù)責(zé)FPGA的RTL設(shè)計(jì)實(shí)現(xiàn)、驗(yàn)證環(huán)境的搭建以及芯片設(shè)計(jì)相關(guān)的驗(yàn)證工作。
2、負(fù)責(zé)FPGA設(shè)計(jì)的技術(shù)評(píng)估與驗(yàn)證，協(xié)助硬件工程師完成PCB設(shè)計(jì)及高速接口的調(diào)試。
3、負(fù)責(zé)設(shè)計(jì)文檔編寫，以及結(jié)合FPGA 驗(yàn)證反饋設(shè)計(jì)改進(jìn)、優(yōu)化等工作，參與芯片設(shè)計(jì)工作。

技能需求：
1、精通 Verilog HDL，熟悉數(shù)字電路設(shè)計(jì)；熟悉C/C++ 語言。
2、精通 Altera / Xilinx 大規(guī)模先進(jìn)FPGA的開發(fā)實(shí)現(xiàn)，具有相關(guān)開發(fā)和調(diào)試經(jīng)驗(yàn)；
3、熟悉板級(jí)調(diào)試方法及示波器、邏輯分析儀等相關(guān)調(diào)試工具的使用；
4、有PCIe、DDR等高速接口調(diào)試經(jīng)驗(yàn)者優(yōu)先。
5、具有較強(qiáng)的問題分析與、研究與解決能力。認(rèn)真負(fù)責(zé)，積極主動(dòng)。
6、有FPGA和數(shù)字電路設(shè)計(jì)2年及以上開發(fā)經(jīng)驗(yàn)。

薪資：
1~2.5萬/月
福利待遇：

歡迎敢于挑戰(zhàn)自我的你，加入我們團(tuán)隊(duì)。 我們是一個(gè)年輕的團(tuán)隊(duì)，可以提供給您廣闊的發(fā)展空間。
我們從事先進(jìn)制程(16nm~7nm)、先進(jìn)算法的芯片設(shè)計(jì)研發(fā)，您可以全流程的參與項(xiàng)目的研發(fā)。
期待您的加入~！

公司介紹：
深圳杰微芯片科技有限公司成立于2019年，注冊(cè)(實(shí)繳)資本5000萬元。是一家無晶元廠芯片設(shè)計(jì)公司。
在深圳、上海、蘇州設(shè)有研發(fā)中心。其芯片設(shè)計(jì)部門初創(chuàng)核心成員來自國(guó)際知名芯片設(shè)計(jì)服務(wù)公司、以及知名CPU設(shè)計(jì)公司。團(tuán)隊(duì)專注于芯片前后端設(shè)計(jì)、及高性能先進(jìn)工藝實(shí)現(xiàn)技術(shù)的研發(fā)，
主要設(shè)計(jì)方向?yàn)樗懔γ芗透咝阅蹵SIC芯片、高速協(xié)處理器加速芯片和人工智能芯片研發(fā)。