1.   負(fù)責(zé)開發(fā)數(shù)字電路模塊級和系統(tǒng)級驗(yàn)證方案、驗(yàn)證環(huán)境和驗(yàn)證腳本工具，撰寫驗(yàn)證報(bào)告，并維護(hù)驗(yàn)證流程;
2.   負(fù)責(zé)搭建UVM驗(yàn)證平臺，包括驗(yàn)證環(huán)境、編碼、質(zhì)量檢查，度量數(shù)據(jù)收集，輸出驗(yàn)證報(bào)告等；
3.   負(fù)責(zé)集成測試、系統(tǒng)測試、回歸測試、低功耗測試、前仿、后仿；
4.   參與后端人員進(jìn)行功耗分析，時(shí)序檢查；
5.   負(fù)責(zé)FPGA測試，并具體解決問題，仿真還原FPGA出錯(cuò)場景，找到root cause；
6.   參與芯片bringup期間的基本功能調(diào)試和相關(guān)的debug需求；
 
任職要求：
1.   本科以上學(xué)歷，三年以上相關(guān)工作經(jīng)驗(yàn)，微電子、電子信息、集成電路等相關(guān)專業(yè)；
2.   有扎實(shí)的電路基礎(chǔ)；有較強(qiáng)的驗(yàn)證經(jīng)驗(yàn)，有項(xiàng)目完整的驗(yàn)證經(jīng)驗(yàn)，
3.   熟練掌握 Verilog, SystemVerilog, C/C++等語言以及 Python/Perl/Tcl Shell, Makefile 等腳本， UVM 驗(yàn)證方法學(xué)；
4.   熟悉低功耗驗(yàn)證流程，熟悉形式驗(yàn)證工具formality或者EC。
5.   熟悉一種/多種外設(shè)接口協(xié)議(DDR/PCIE/Ethernet/UART/SPI/I2C等)，了解 AMBA 總線協(xié)議；
6.   對驗(yàn)證流程、testbench 架構(gòu)、驗(yàn)證策略有清晰的理解和認(rèn)識，對驗(yàn)證質(zhì)量能夠充分的把握；
7.   有DFT(SCAN, BIST)設(shè)計(jì)驗(yàn)證的優(yōu)先.