數(shù)字集成電路前端設(shè)計(jì)工程師
- 20萬-40萬/年
- 北京
- |
- 1-3年
- |
- 碩士
- |
- 全職
職位誘惑: 技術(shù)領(lǐng)先,技能培訓(xùn),成長空間大,年終獎金,五險(xiǎn)一金,老板nice
發(fā)布時(shí)間: 2021-06-02發(fā)布
職位描述
職責(zé)描述:
1.負(fù)責(zé)設(shè)計(jì)符合SPEC要求的ASIC,通常情況下,該ASIC是處理器內(nèi)核中或者SoC中的Module;
2.負(fù)責(zé)基于已有IP進(jìn)行定制化WRAP設(shè)計(jì),或者對已有自研IP進(jìn)行功能修改;
3.配合驗(yàn)證人員的工作;
任職要求:
1.計(jì)算機(jī)、微電子、電子工程等相關(guān)專業(yè),碩士及以上學(xué)歷;
2.掌握Verilog/SystemVerilog硬件描述語言;
3.熟悉綜合、時(shí)序分析等基本知識;
4.熟悉計(jì)算機(jī)體系結(jié)構(gòu)者優(yōu)先;
5.有CPU/GPU/DSP/MCU或類似處理器的設(shè)計(jì)開發(fā)經(jīng)驗(yàn),有流片經(jīng)驗(yàn)尤佳;
6.有較強(qiáng)的自學(xué)能力,較強(qiáng)的動手能力,良好的團(tuán)隊(duì)協(xié)作精神。
職位發(fā)布者
吳女士
HR
簡歷處理用時(shí)
簡歷及時(shí)處理率
推薦朋友