FPGA高級(jí)工程師
- 35萬-60萬/年
- 成都
- |
- 5年以上
- |
- 本科
- |
- 全職
職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,十五薪,股票期權(quán)
發(fā)布時(shí)間: 2022-04-19發(fā)布
職位描述
崗位職責(zé):
1.根據(jù)系統(tǒng)設(shè)計(jì)架構(gòu),輔助設(shè)計(jì)整機(jī)工作流程,主導(dǎo)設(shè)計(jì)FFGA工作子流程;
2.根據(jù)板卡需求完成板級(jí)FFGA選型、方案設(shè)計(jì)、開發(fā)、仿真及調(diào)試;
3.組織、指導(dǎo)工程師完程 FFGA 子模塊開發(fā)、子模塊整合、仿真、調(diào)試工作;
4.根據(jù)整機(jī)成本、性能要求進(jìn)行整體優(yōu)化設(shè)計(jì);
5.組織、指導(dǎo)工程師完成硬件電路的整機(jī)調(diào)試、問題定位、指標(biāo)優(yōu)化;
6.根據(jù) FFGA 開發(fā)流程補(bǔ)充元善現(xiàn)有文檔體系;
7.組織、指導(dǎo)工程師產(chǎn)品、技術(shù)資料的設(shè)計(jì)整理和歸檔。
崗位要求:
1.精通 Xilinx/Altera芯片開發(fā)環(huán)境及仿真調(diào)試工具;
2.熟練使用各類片上資源,進(jìn)行資源優(yōu)化、性能優(yōu)化;
3.精通 VerilogHDL 語言和時(shí)序約束、時(shí)序分析、時(shí)序優(yōu)化方法,掌握FFGA設(shè)計(jì)、開發(fā)流程和仿真技術(shù),具有獨(dú)立的FPGA編碼、仿真、調(diào)試能力;
4.有DD3/4、USB3.0、G1GE、PCIe接口FPGA開發(fā)經(jīng)驗(yàn)優(yōu)先;
5.有Soc架構(gòu)FFGA/ASIC設(shè)計(jì)經(jīng)驗(yàn),掌握AXI總線協(xié)議者優(yōu)先;
6.具備良好的溝通能力,有過管理經(jīng)驗(yàn)者優(yōu)先。
職位發(fā)布者
梅鑫
HR
簡歷處理用時(shí)
簡歷及時(shí)處理率
推薦朋友