Job Description:
Focus on analog/digital mixed IP and Chip verification. The engineers need to act as a strong team member and contributor, who also need to collaborate with digital F.E team closely. 
Responsibilities:
1. Understanding the expected functionality of designs.
2. Developing testing and regression plans.
3. Designing and developing verification environment. 
4. Running RTL and gate-level simulations/regression.
5. Code/functional coverage development, analysis and closure.
Requirements:
1. Minimum of 3 years design/verification experience (test plan, test bench, assertions, debugging designs, code coverage etc.)
2. Knowledge in ASIC/FPGA design process and verification tools/env (UVM/OVM…).
3. Familiar with design and verification languages (Verilog, System Verilog, SVA etc.).
4. Scripting and automation skills (tcl, perl, makefile etc) is a plus; Familiar with C/C++ is a plus.
5. Knowledge of USB/PCIE/MIPI, ARM based SOC and design experience is a plus.
6. Additional qualifications include: Good IC verification skills and basic knowledge of logic or circuit design, good communication and problem solving skills.
7. Independent and self-managing.